# This Page Is Inserted by IFW Operations and is not a part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Problem Image Mailbox.

					(1) (1) (2) (2) (2) (2) (2) (2) (2) (2) (2) (2	•			
					•				
				in.					
						-		•	
		***			, .				
		• • • • • • • • • • • • • • • • • • •			i. me				
	÷	Α	- 1						
			,						
Y									

Requested Patent

JP62126661

Title:

HYBRID INTEGRATED CIRCUIT DEVICE

**Abstracted Patent** 

JP62126661

Publication Date:

1987-06-08

Inventor(s):

SAKATA HIROMI

Applicant(s):

NEC CORP

Application Number:

JP19850267712 19851127

Priority Number(s):

IPC Classification:

H01L25/04; H01L21/60

Equivalents:

ABSTRACT:

1.7 m

PURPOSE:To obtain a high-density, compact hybrid integrated circuit device, by mounting semiconductor pellets not in a planar arrangement but in a stacked state in two layers through resin.

CONSTITUTION:On an insulating substrate 1, on which a wiring conductor 2 is formed, a semiconductor pellet 4 is mounted with a bonding resin 3a. The electrode of the semiconductor pellet 4a and the wiring conductor 2 are bonded with an Au thin wire 5a. Then the semiconductor pellet 4a and the Au thin wire 5a are coated with a coating resin 6a. Thereafter, another semiconductor pellet 4b is mounted on the coating resin 6a, which is coated on the previously provided semiconductor pellet 4a with a bonding resin 3b. Then the pellet is connected with an Au thin wire 5b by the similar way as before. Thereafter, the entire body is coated with a coating resin 6b, and a hybrid integrated circuit device is completed.

THIS PAGE BLANK (USPTO)

### 19日本国特許庁(JP)

10 特許出願公開

### <sup>19</sup>公開特許公報(A)

昭62 - 126661

@Int.Cl.4

識別記号

厅内整理番号

母公開 昭和62年(1987)6月8日

H 01 L 25/04 21/60

7638-5F 6732-5F

客査請求 未請求 発明の数 1 (全2頁)

到特 頤 昭60-267712

❷出 願 昭60(1985)11月27日

②発明者 坂田

博 美 東京都珠区书

勿出 顧 人 日本電気株式会社

東京都港区芝5丁目33番1号 日本電気株式会社内東京都港区芝5丁目33番1号

②代理人 弁理士内原 晋

明 組 🛊

発明の名称
 進成集積回路薪費

#### 2 特許請求の範囲

### 3. 発明の詳細な説明

〔意葉上の利用分野〕

本発明は複数の能動業子を搭載して成る提成集

意図路装置に関する。

〔従来の技術〕

従来、半導体ペレットを2ヶ以上指数した機成 集寮回路装置は第2回に示すよりに絶縁性基板1 に配施導体2を形成し半導体ペレット4 a, 4 b を平面的に配置しAu 離5でポンディングし掛着 6 でコーティングする構成が一致的である。

[発射が解決しよりとする問題点]

近年、ಡ成集務回路装置の小型化の要求は一層 強くなって来ており、従って都品の実装密度を高 める事が必要となっている。

しかし、従来の平面的に半導体ペレットを配置 する構造では小型化に限界があった。

本祭明の目的は、単導体ペレットの熱観性素板 上の配置を改良し、高密度で小型化の速成できる 混成無積回路装置を提供するととにある。

[問題点を無決するための手段]

本発制の是成集権回路装置け、複数の半導体ペレットを搭撃した促成集権回路装置において、配 誘導体を形成した絶縁性基板と、鉄業板上にマッ

-1-

ントされた半導体ペレットと、数半導体ペレット と配翻導体をポンディングした人は 細離と、前配 半導体ペレットをコーティングした樹脂と、放樹 脂上にマウントされた他の半導体ペレットと、放 半導体ペレットと配翻導体とをポンディングした 人は 細離と、全体をコーティングした樹脂とを含 んで構成される。

#### 〔突施例)

次に、本発明の実施例について図面を参照して 世明する。第1図は本発明の一実施例の断面図で ある。

様1 図にかいて、絶縁基板1 には配譲導体2が 形成されてかり、その絶縁基板1 上にまず、装着 世前5 mにより半導体ペレット4をマウントする。 そして半導体ペレット4 mの電極と配譲導体2を Au 細糖5 mによりポンディングする。次いでコ ーティング機関6 mにより半導体ペレット4 m及 びAu 網練5 mをコーティングする。

次化、別の半導体ペレット 4 b を先に設せした 半導体ペレット 4 a 上にコーティングしたコーテ

- 3 -

レット、5, 5 a, 5 b……Au 網線、6, 6 a, 6 b……コーティング樹脂。

代惠人 弁理士 内 原 智(



イング樹脂 6 m の上に接着樹脂 3 b によりマウント する。次いでA m 細細 5 b により先に述べた方法で築使する。その後全体をコーティング樹脂 6 b によりコーティングすると本実施例の足成集費回路装置が完成する。

本実施例は、従来の高成集権回路とことをり複数個の半導体ペレットは平面的配置のみでなく、 街話を介して二段重ねに重ねられた構成をなして かり高密度、小型化に野遠な構造を有している。 〔祭明の効果〕

以上説明したように本発明によれば半導体ペレットを平面的配置のみならず樹脂を介して2 設置ねて実装する事により高密度小形の混成無信品路装置を得る事が可能となった。

### 4. 図面の簡単な説明

第1回は本発明の一実施例の断面図、第2図は 従来の提成集務図路装置の一例の断面図である。

1 ……絶象基根、2 ……配線導体、3, 3 a, 3 b ……接着樹脂、4, 4 a, 4 b ……半導体ペ

- 4 -

フ・デンア科打路
Gb 学導体ベレート
Gb 学導体ベレート
Ga 30 停着料指
Sb Aa 超線
Sa Aa 超線
1 地球基級
神着技術
学導体ベレート

第1回

第2 図